⚡ EMC专业平台

加载中，请稍候...

⚡ EMC世界级专业平台 深度技术 计算工具

包含详细计算公式、器件选型指南、仿真案例、实测数据 | 世界一流EMC设计标准

📋 EMC测试项目规范总览

国际标准
📊 完整测试规范表（10项EMC测试）
序号 测试项目 测试标准 频率范围/测试等级 限值要求 性能判据 备注
1 辐射发射 (RE)
Radiated Emission		 EN 55032
CISPR 32
FCC Part 15		 30 MHz - 1 GHz
(可扩展至6GHz)		 Class A: 40 dBμV/m @10m
Class B: 30 dBμV/m @10m
(准峰值检波) 		A类 最常超标项目，天线距离10m
2 传导发射 (CE)
Conducted Emission		 EN 55032
CISPR 32		 150 kHz - 30 MHz Class A:
• 150kHz-500kHz: 79 dBμV (QP)
• 0.5MHz-30MHz: 73 dBμV (QP)
Class B:
• 150kHz-500kHz: 66-56 dBμV
• 0.5MHz-5MHz: 56 dBμV
• 5MHz-30MHz: 60 dBμV 		A类 通过LISN测量，L/N两线
3 静电放电 (ESD)
Electrostatic Discharge		 IEC 61000-4-2
EN 61000-4-2		 接触放电:
±2kV / ±4kV / ±6kV / ±8kV
空气放电:
±2kV / ±4kV / ±8kV / ±15kV 		• 水平1: ±2kV (接触) / ±2kV (空气)
• 水平2: ±4kV (接触) / ±4kV (空气)
• 水平3: ±6kV (接触) / ±8kV (空气)
• 水平4: ±8kV (接触) / ±15kV (空气) 		B类 水平3/4为工业标准
4 电快速瞬变脉冲群 (EFT)
Electrical Fast Transient		 IEC 61000-4-4
EN 61000-4-4		 重复频率:
5 kHz / 100 kHz
脉冲宽度: 5ns / 50ns 		• 水平1: ±0.5 kV
• 水平2: ±1 kV
• 水平3: ±2 kV
• 水平4: ±4 kV
电源线通常测试±2kV 		B类 电源线/信号线/控制线
5 浪涌抗扰度 (Surge)
Surge Immunity		 IEC 61000-4-5
EN 61000-4-5		 波形: 1.2/50μs (开路)
8/20μs (短路)
耦合方式:
线对地、线对线 		• 水平1: ±0.5 kV (线对地) / ±0.25 kV (线对线)
• 水平2: ±1 kV / ±0.5 kV
• 水平3: ±2 kV / ±1 kV
• 水平4: ±4 kV / ±2 kV
AC电源±2kV，DC±1kV为常见 		B类 雷击、开关瞬变模拟
6 射频场抗扰度 (RS)
RF Immunity		 IEC 61000-4-3
EN 61000-4-3		 频率范围:
80 MHz - 1 GHz
(可扩展至2.7GHz、6GHz)
调制: AM 80% @1kHz 		• 水平1: 1 V/m
• 水平2: 3 V/m
• 水平3: 10 V/m
• 水平4: 30 V/m
通常测试3V/m或10V/m 		A类 模拟无线电发射影响
7 传导抗扰度 (CS)
Conducted Immunity		 IEC 61000-4-6
EN 61000-4-6		 频率范围:
150 kHz - 80 MHz
调制: AM 80% @1kHz
注入方式: CDN / EM钳 		• 水平1: 1 V (emf)
• 水平2: 3 V
• 水平3: 10 V
• 水平4: 30 V
电源线/信号线/通信线 		A类 通过电缆注入RF干扰
8 电压跌落/中断
Voltage Dips		 IEC 61000-4-11
EN 61000-4-11		 跌落深度:
0%, 40%, 70%, 80%
持续时间:
0.5, 1, 5, 10, 25, 250周期 		• 跌落0%: 0.5周期、1周期
• 跌落40%: 10周期、25周期
• 跌落70%: 25周期
• 跌落100%: 250周期 (中断5s)
50Hz → 1周期=20ms 		B/C类 模拟电网故障
9 谐波电流 (Harmonic)
Harmonic Current		 IEC 61000-3-2
EN 61000-3-2		 测试范围:
2次~40次谐波
适用: P ≤ 16A/相 		Class A (通用):
• 3次谐波: ≤2.30 A
• 5次谐波: ≤1.14 A
• 7次谐波: ≤0.77 A
Class D (电视/显示器):
• 更严格限值 (mA/W)
功率>75W需测试 		P/F 仅AC电源设备需测
10 电压闪烁 (Flicker)
Voltage Flicker		 IEC 61000-3-3
EN 61000-3-3		 测试参数:
Pst (短时闪变值)
Plt (长时闪变值)
适用: P ≤ 16A/相 		• Pst ≤ 1.0 (10分钟测量)
• Plt ≤ 0.65 (2小时测量)
• 相对电压变化 d ≤ 3.3%
模拟灯光闪烁影响 		P/F 仅AC电源设备需测

📌 性能判据说明

A类（正常工作）: 测试期间和测试后，设备正常工作，功能无异常
B类（暂时功能降低）: 测试期间功能降低或丧失，测试后自动恢复，无需操作员干预
C类（需人工干预）: 测试期间功能降低或丧失，测试后需操作员干预才能恢复（如重启、复位）
R类（完全失效）: 测试后硬件损坏或软件崩溃，无法恢复，需维修或重新安装
P/F（通过/失败）: 二元判定，无中间状态

⚠️ 注意：B类和C类虽然测试"通过"，但实际应用中应尽量达到A类标准，以确保用户体验。

🎯 常见超标项目及原因

1. RE超标（最常见，占60%+）:
• 时钟信号谐波辐射（100MHz、200MHz、300MHz等倍频点）
• PCB走线成为天线（高速信号走线过长、无参考平面）
• 接地不良、地平面分割、回流路径不完整
• 缺少滤波、屏蔽措施

2. ESD超标（占20%）:
• 外壳缝隙过大（>0.5mm），ESD直接打入内部
• 接口无TVS保护或TVS选型不当
• PCB敏感信号走线暴露在接口附近
• 接地系统不完善，无泄放路径

3. CE超标（占15%）:
• 电源输入滤波器缺失或选型不当
• 开关电源纹波过大
• X/Y电容容值不足、共模电感饱和
• EMI滤波器前后走线平行，产生旁路

4. Surge/EFT超标（占5%）:
• 压敏电阻/GDT选型错误（电压等级不匹配）
• 多级防护缺失或级间配合不当
• TVS钳位电压过高，超过IC耐压
• 共模电感绕组不对称，差模转共模

01 ⚡ ESD深度设计 - 高速信号保护

性能判据B/R
🎯 高速信号ESD器件选型 - 结电容要求

📊 不同接口的结电容限制

信号类型 最高速率 结电容要求 (Cj) 推荐器件 典型型号
USB 2.0 480 Mbps ≤3.5 pF 低电容TVS阵列 TPD2E001, PRTR5V0U2X
USB 3.0/3.1 5-10 Gbps ≤0.35 pF 超低电容TVS TPD4E05U06, ESD9B3.3ST5G
HDMI 1.4 3.4 Gbps ≤0.5 pF 超低电容TVS阵列 TPD12S016, CDSOT23-SM712
HDMI 2.0/2.1 14.4-48 Gbps ≤0.2 pF 极低电容TVS TPD13S523, ESD8040
以太网 10/100M 100 Mbps ≤20 pF 标准TVS阵列 SM712, PRTR5V0U4D
千兆以太网 1 Gbps ≤5 pF 低电容TVS SM3G, ESD9B5.0ST5G
PCIe Gen3 8 Gbps ≤0.3 pF 超低电容TVS TPD4E1B06, ESD7L5.0DT5G
DisplayPort 1.4 8.1 Gbps ≤0.35 pF 超低电容TVS阵列 TPD8E003, CDSOT23-T03C
MIPI CSI/DSI 1-2.5 Gbps/lane ≤1 pF 低电容TVS TPD2E2U06, ESD9X5.0ST5G
I2C / SPI 400 kHz - 50 MHz ≤50 pF 通用TVS PESD5V0S1BA, SMF05C

🔍 结电容对高速信号的影响计算

📐 信号完整性计算公式

公式1：截止频率计算
$$f_{\text{cutoff}} = \frac{1}{2\pi \times Z_o \times C_j}$$

参数说明：
• $f_{\text{cutoff}}$ — 3dB截止频率 (Hz)
• $Z_o$ — 差分阻抗 (Ω)，USB/HDMI典型值90Ω，PCIe为85Ω
• $C_j$ — TVS结电容 (F)

物理意义：
当信号频率接近 $f_{\text{cutoff}}$ 时，TVS结电容开始对信号产生显著衰减。

选型原则：
• $f_{\text{cutoff}}$ 应 ≥ 信号基频的3倍
• 确保衰减 < 3dB

公式2：信号衰减计算
$$\text{衰减 (dB)} = 20 \times \log_{10}\left(\sqrt{1 + \left(\frac{f_{\text{signal}}}{f_{\text{cutoff}}}\right)^2}\right)$$

参数说明：
• $f_{\text{signal}}$ — 信号工作频率 (Hz)
• $f_{\text{cutoff}}$ — 截止频率 (Hz)，由公式1计算得出

设计准则：
• 衰减 < 1 dB → 优秀，对信号几乎无影响
• 衰减 1-3 dB → 良好，可接受范围
• 衰减 > 3 dB → 不佳，需更换更低电容TVS

公式3：眼图开度影响
$$\text{眼高损失 (\%)} \approx \frac{C_{j,\text{TVS}}}{C_{\text{load-total}}} \times 100\%$$
$$C_{\text{load-total}} = C_{j,\text{TVS}} + C_{\text{trace}} + C_{\text{receiver}}$$

参数说明：
• $C_{j,\text{TVS}}$ — TVS结电容 (pF)
• $C_{\text{trace}}$ — PCB走线寄生电容 (pF)，典型值2-5pF
• $C_{\text{receiver}}$ — 接收端输入电容 (pF)，典型值3-8pF

设计准则：
• 眼高损失 < 10% → 优秀
• 眼高损失 10-20% → 可接受
• 眼高损失 > 20% → 不合格，需优化

📌 完整实例：USB 3.0 (5 Gbps) TVS选型验证

步骤1：已知设计条件
• 信号速率：5 Gbps（基频约2.5 GHz）
• 差分阻抗：Zo = 90Ω
• 候选TVS：TPD4E05U06，Cj = 0.35 pF
• PCB走线电容：Ctrace ≈ 3 pF
• 接收端电容：Creceiver ≈ 5 pF

步骤2：计算截止频率（公式1）
fcutoff = 1 / (2π × Zo × Cj)
         = 1 / (2π × 90 × 0.35×10-12)
         = 1 / (1.98 × 10-10)
         = 5.05 GHz

验证：
fcutoff (5.05 GHz) > 信号基频 (2.5 GHz) × 2
✅ 满足要求

步骤3：计算信号衰减（公式2）
在5 Gbps时的衰减：
衰减 = 20 × log10(√(1 + (2.5/5.05)2))
     = 20 × log10(√(1 + 0.245))
     = 20 × log10(1.115)
     ≈ 0.92 dB

验证：
衰减 (0.92 dB) < 1 dB
✅ 优秀，对信号影响极小

步骤4：计算眼图影响（公式3）
Cload_total = 0.35 + 3 + 5 = 8.35 pF
眼高损失 = (0.35 / 8.35) × 100% = 4.2%

验证：
眼高损失 (4.2%) < 10%
✅ 优秀

✅ 最终结论：
TPD4E05U06 (Cj=0.35pF) 完全满足USB 3.0设计要求：
• 截止频率充足，是信号频率的2倍以上
• 信号衰减仅0.92dB，对眼图影响可忽略
• 眼高损失仅4.2%，信号完整性优秀

推荐使用此型号
⚙️ ESD保护器件关键参数解析

🔧 TVS关键参数选择指南

  • 反向断态电压 (VRWM)：必须 ≥ 工作电压最大值 × 1.1倍安全系数。例如：5V信号选6V以上VRWM
  • 击穿电压 (VBR)：在1mA测试电流下的电压，通常为VRWM的1.1-1.2倍
  • 钳位电压 (VC)：ESD冲击时的最大电压，必须 < IC耐压的80%。如IC耐压12V，则VC < 9.6V
  • 峰值脉冲电流 (IPP)： - 接触放电6kV：需IPP ≥ 15A (330Ω模型) - 接触放电8kV：需IPP ≥ 30A - 空气放电15kV：需IPP ≥ 60A
  • 响应时间 (Response Time)： - TVS管：<1ns (最快) - TVS阵列：<1ns - 压敏电阻：25-50ns (较慢，仅用于电源) - 气体放电管：100-500ns (最慢，需配合TVS使用)
  • 动态阻抗 (Rdyn)：越低越好，高速信号建议 < 1Ω，钳位更稳定
  • 漏电流 (IR)：在VRWM下测量，通常 < 1μA，过大会影响信号质量

📊 ESD器件类型对比

器件类型 响应时间 钳位电压 结电容 适用场景
TVS二极管 <1 ns 低 (5-20V) 0.2-50 pF 所有高速/低速信号，首选
TVS阵列 <1 ns 低 (5-15V) 0.35-5 pF/ch 多通道接口（USB、HDMI、网口）
聚合物ESD <1 ns 极低 (6-12V) 0.05-0.2 pF 超高速信号（>10Gbps）
压敏电阻 (MOV) 25-50 ns 高 (30-100V) 50-500 pF 仅用于电源输入端
气体放电管 (GDT) 100-500 ns 极高 (300-1000V) <1 pF 网口、电话线，需配合TVS
瞬态抑制硅管 (TSS) <10 ns 中 (10-30V) 5-15 pF 电源、低速信号
📐 ESD PCB布局黄金法则

🎨 PCB布局8大黄金法则

1️⃣ 距离法则：TVS距离连接器 < 5mm

原理：ESD能量沿走线传播会产生寄生电感（约10nH/cm），导致额外的感应电压 V_L = L × di/dt。 对于8kV ESD（上升时间1ns，峰值电流30A），每cm走线产生：
V_L = 10nH × (30A / 1ns) = 300V

设计要求：
• TVS放置在连接器后立即保护，走线长度 ≤ 5mm (寄生电感 < 5nH)
• 信号线不能有过孔或弯折
• 保护走线宽度 ≥ 10mil (0.254mm)

2️⃣ 接地法则：TVS接地过孔 ≥ 2个，直径 ≥ 0.3mm

原理：单个0.3mm过孔的阻抗约为 Z = √(L/C) ≈ 1Ω @ 1GHz，寄生电感约0.5nH。 30A ESD电流流过单过孔产生压降：V = 30A × 1Ω = 30V

设计要求：
• 使用 ≥2个过孔并联，降低接地阻抗至 < 0.5Ω
• 过孔直径0.3-0.4mm，焊盘直径0.6-0.8mm
• 过孔间距 < 2mm，形成低阻抗回流路径
• 直接连到地平面，不能只连到地线

3️⃣ 分流法则：信号线两侧走地线，间距 ≤ 3W

原理：GCPW（Ground-Coplanar Waveguide）结构可降低共模阻抗，提供ESD分流路径。

设计要求：
• 信号线两侧各有一条地线，宽度 ≥ 信号线宽度
• 地线间距：S ≤ 3W (W为信号线宽度)
• 地线通过过孔（间距 < 20 mm）连到地平面
• 高速差分线的地线间距更严格：S ≤ 2W

4️⃣ 串阻法则：高速信号加串联电阻限流

原理：串联电阻可降低ESD峰值电流，保护后级IC。

设计要求：
• USB 2.0：22-33Ω串阻，在TVS后端
• USB 3.0/3.1：不能加串阻（影响眼图），只能在PHY内部加
• HDMI：22-47Ω串阻，在源端
• 以太网：0Ω（依赖共模电感和TVS）
• I2C/SPI：10-100Ω（降低边沿速率）

5️⃣ 并电容法则：TVS后并联小电容吸收高频

原理：TVS响应速度虽快（<1ns），但对超高频分量（>5GHz）吸收不够，需小电容辅助。

设计要求：
• 在TVS钳位端并联22-100pF电容到地
• 电容类型：NPO/C0G（低ESR，高频性能好）
• 布局：紧贴TVS，共用接地过孔
• 适用于：USB 3.x、HDMI 2.x、PCIe等超高速接口

6️⃣ 屏蔽法则：关键信号区域铺地包围

设计要求：
• TVS保护区域周围用接地过孔包围（间距 ≤ 5mm）
• 形成"护城河"，阻止ESD能量扩散
• 按键、触摸屏下方铺地，过孔间距 ≤ 3mm
• 金属外壳通过多点（≥4点）连接到PCB地

7️⃣ 分区法则：ESD路径与敏感电路隔离

设计要求：
• ESD能量不能流经敏感电路（如晶振、ADC、PLL）
• 在ESD路径和敏感区域之间开槽（宽度 ≥ 1mm）
• 或者用接地过孔墙隔离（间距 < λ/20）
• 电源和地分别走线，避免共享回路

8️⃣ 测试点法则：ESD测试点不能在PCB边缘

设计要求：
• 按键、接口等ESD测试点距离PCB边缘 ≥ 3mm
• 金属外壳开孔边缘倒圆角（R ≥ 0.5mm），避免尖端放电
• LCD边框、金属LOGO接地
• FPC连接器周围铺地并打过孔

02 🌩️ Surge浪涌保护 - 器件选型与组合方案

1.2/50μs - 8/20μs
🎯 Surge保护器件选型决策树

📊 压敏电阻 vs TVS vs 气体放电管 - 完整对比

器件类型 响应时间 钳位电压 通流容量 结电容 使用寿命 最佳应用场景
压敏电阻 (MOV) 25-50 ns 1.6-2.5 × UN 2500-20000A (8/20μs) 50-5000 pF 多次冲击后性能劣化 AC电源输入（L-N/L-PE/N-PE）
TVS管 <1 ns 1.2-1.5 × VRWM 30-3000A (8/20μs) 10-500 pF 优秀，可多次使用 DC电源、信号端口（二级保护）
气体放电管 (GDT) 100-500 ns 300-1000V 5000-40000A (8/20μs) <1 pF 优秀，可多次使用 网口、电话线（一级保护）
半导体放电管 (TSS) <10 ns 1.4-2.0 × VS 100-500A (8/20μs) 10-100 pF 较好 电源、低速信号（单级保护）

🧮 器件参数选择计算

📐 压敏电阻选型计算

1. 压敏电压选择
$$U_{1\text{mA}} = K \times \sqrt{2} \times U_{\text{ACmax}}$$

参数说明：
• $U_{1\text{mA}}$ — 压敏电压（在1mA测试电流下）
• $K$ — 安全系数，取1.4-1.6
• $U_{\text{ACmax}}$ — 交流工作电压最大值
• $\sqrt{2}$ — 峰值系数

示例：220VAC电源（波动±10%）
$U_{\text{ACmax}} = 220\text{V} \times 1.1 = 242\text{V}$
$U_{1\text{mA}} = 1.5 \times \sqrt{2} \times 242\text{V} = $ 513V
→ 选择510V或560V压敏电阻
2. 通流容量选择
$$I_{\text{max}} \geq \frac{I_{\text{surge}}}{0.6}$$

参数说明：
• $I_{\text{surge}}$ — 浪涌测试电流（如4kV → 2000A，1.2/50μs）
• 0.6 — 降额系数（考虑多次冲击）

示例：4kV浪涌（Line-PE）
等效电流 ≈ 2000A (8/20μs)
$I_{\text{max}} \geq 2000\text{A} / 0.6 = $ 3333A
→ 选择20D471K (4000A)压敏电阻
3. 能量吸收计算
$$W = \int U(t) \times I(t) \, dt \approx 0.5 \times U_{\text{clamp}} \times I_{\text{peak}} \times T_{\text{width}}$$

对于1.2/50μs波形：
$T_{\text{width}} \approx 50\mu\text{s}$

计算示例：
$W \approx 0.5 \times 800\text{V} \times 2000\text{A} \times 50\mu\text{s} = $ 40J
选择能量吸收能力 $> 40\text{J} / 0.6 = $ 67J 的压敏电阻

📐 TVS管选型计算

1. 反向断态电压(VRWM)选择
$$\text{VRWM} \geq V_{\text{工作max}} \times 1.1$$
2. 峰值脉冲功率(PPP)选择
$$\text{PPP} = V_C \times I_{\text{PP}} \geq \frac{\text{浪涌能量}}{T_{\text{pulse}}}$$
示例：-48V DC电源，±2kV浪涌

VRWM选择：
VRWM ≥ 48V × 1.1 = 52.8V
→ 选择VRWM = 58V的TVS (如SMBJ58A)

钳位电压要求：
VC < 后级IC耐压 × 0.8 = 75V × 0.8 = 60V
SMBJ58A的VC (@ 10A) ≈ 94V ❌ 不够
→ 改用P6KE56CA，VC (@ 25A) ≈ 77V ❌ 仍不够
→ 最佳方案：5KP58CA，VC (@ 85A) ≈ 88.9V
  或使用组合方案：TVS + 限流电阻

📐 气体放电管(GDT)选型计算

1. 直流击穿电压(DC breakdown voltage)选择
$$V_{\text{BR}} \geq V_{\text{工作max}} \times 1.5 \quad \text{(安全系数)}$$
2. 冲击击穿电压(Impulse breakdown voltage)计算
$$V_{\text{impulse}} \approx V_{\text{BR}} \times \left(1 + 0.5 \times \log_{10}\left(\frac{dV}{dt}\right)\right)$$

其中 $\frac{dV}{dt}$ 单位为 kV/μs

示例：千兆以太网(PoE供电48V)，±6kV浪涌

VBR选择：
VBR ≥ 48V × 1.5 = 72V
但考虑共模电压范围-1.5V ~ +1.5V（信号电压）
→ 选择VBR = 90V的GDT

冲击击穿电压：
6kV浪涌的dV/dt ≈ 5 kV/μs (1.2/50μs波形)
Vimpulse ≈ 90V × (1 + 0.5 × log10(5)) ≈ 120V

残压计算：
Vresidual ≈ VBR + Idischarge × Rdynamic
           ≈ 90V + 100A × 0.5Ω
           ≈ 140V
→ 后级必须加TVS进一步钳位至15-20V
⚙️ Surge多级组合保护方案

🎨 AC电源三级保护方案（推荐）

  • 一级保护（电源入口处）：压敏电阻(MOV) + 气体放电管(GDT)
    • MOV：14D471K (470V, 4kA)，吸收L-N浪涌
    • GDT：CG2-230L (230V, 10kA)，吸收L-PE/N-PE浪涌
    • 位置：AC插座后，保险丝/断路器前
  • 二级保护（滤波器后）：压敏电阻 + 共模电感 + X/Y电容
    • MOV：20D471K (470V, 6kA)
    • 共模电感：2-10mH，抑制di/dt
    • X电容：0.1-0.47μF/275VAC
    • Y电容：2.2-4.7nF/250VAC（注意漏电流限制）
  • 三级保护（DC输出端）：TVS + 去耦电容
    • TVS：根据DC电压选择（如5KP系列）
    • 电容：100-470μF电解电容 + 0.1μF陶瓷电容

🎨 网口（以太网）三级保护方案

  • 一级保护（RJ45连接器）：气体放电管(GDT)
    • GDT：CG05-230L (90V, 5kA)
    • 每对差分线各1个GDT，共4个
    • 通流容量必须 > 5kA (8/20μs)
  • 二级保护（网络变压器前）：共模电感 + TVS阵列
    • 共模电感：集成在网络变压器中
    • TVS阵列：SM3G (6V单向，100A IPP)
    • 配合10-22Ω串联电阻限流
  • 三级保护（PHY芯片）：PHY内部ESD保护
    • 现代PHY芯片内部集成IEC 61000-4-5 Level 3保护
    • 如不够，在PHY电源加TVS（如SMBJ系列）

🎨 DC电源（-48V）二级保护方案

  • 一级保护（电源输入）：TVS + 限流电阻
    • TVS：5KP58CA (58V VRWM, 89V VC @ 85A)
    • 限流电阻：1-2Ω / 2W (降低TVS电流，减小VC)
    • 并联电容：100-220μF / 100V
  • 二级保护（DC-DC前端）：LC滤波 + TVS
    • 电感：47-100μH / 3A
    • TVS：SMCJ58CA (双向，600W)
    • 电容：22-47μF陶瓷电容 + 100μF电解电容
📐 Surge保护器件PCB布局要求

🎨 PCB布局关键要点

1️⃣ 级联距离：两级保护间距 ≥ 30cm（或加退耦电感）

原理：若两级保护距离太近，会同时动作，失去级联效果。需要线路阻抗或电感隔离。

设计要求：
• 一级保护（MOV/GDT）到二级保护（TVS）的走线长度 ≥ 30cm
• 或在中间串联退耦电感（10-100μH），产生压降隔离
• 或在中间串联限流电阻（1-10Ω），限制二级保护电流

计算依据：
线路寄生电感 ≈ 10nH/cm
30cm走线 = 300nH
V_L = L × di/dt = 300nH × (2000A / 8μs) = 75V
这75V压降使一级保护先动作

2️⃣ 接地要求：保护器件直接连到PE（保护地），不能连到工作地

设计要求：
• AC电源MOV/GDT的地端连到PE（黄绿线）
• PE通过多点（≥3点）连到金属外壳
• PE和PCB工作地之间用0Ω电阻或磁珠隔离
• 浪涌电流回流路径面积最小化

3️⃣ 走线宽度：浪涌路径走线 ≥ 50mil (1.27mm)

计算依据：
4kV浪涌 → 峰值电流2000A → 脉冲宽度50μs
等效RMS电流：I_rms = I_peak × √(T_on / T_period) ≈ 2000A × √(50μs / 1s) = 14.1A

按照IPC-2221标准（1oz铜厚，10°C温升）：
50mil走线载流能力 ≈ 3.5A (持续)
但短脉冲可承受 > 10倍电流 → 35A (满足)

推荐走线宽度：
• 一级保护（MOV/GDT）：≥ 50mil (1.27mm)
• 二级保护（TVS）：≥ 30mil (0.76mm)
• 接地走线：≥ 80mil (2mm) 或铺铜

4️⃣ 热管理：大功率MOV需要散热

设计要求：
• 20D系列压敏电阻功耗 > 1W时需散热
• 在MOV下方铺铜（面积 ≥ 500mm²）
• 通过多个过孔连到内层地平面（散热）
• 避免MOV周围有温度敏感器件（如电解电容）

03 🛡️ RE辐射发射 - 屏蔽设计与开孔计算

30MHz - 6GHz
📐 屏蔽效能(SE)理论与计算

📐 屏蔽效能完整计算公式

1. 屏蔽效能定义
$$SE \, (\text{dB}) = 20 \times \log_{10}\left(\frac{E_{\text{无屏蔽}}}{E_{\text{有屏蔽}}}\right)$$
$$SE \, (\text{dB}) = R + A + B$$

参数说明：
• $R$ — 反射损耗 (Reflection Loss)
• $A$ — 吸收损耗 (Absorption Loss)
• $B$ — 多次反射修正 (Multiple Reflection Correction)

2. 反射损耗 R（主要贡献）
$$R \, (\text{dB}) = 20 \times \log_{10}\left|\sqrt{\frac{\sigma_r}{4\pi \times f \times \mu_r \times \varepsilon_r}}\right|$$

简化公式（铜/铝，非磁性材料，$\mu_r \approx 1$）：
• 平面波：$R \, (\text{dB}) \approx 168 - 10 \times \log_{10}(f/\sigma_r)$
• 电场源：$R \, (\text{dB}) \approx 10 \times \log_{10}(r^3 \times f^2 / \sigma_r) + 20$
• 磁场源：$R \, (\text{dB}) \approx 20 \times \log_{10}(r \times f) - 10 \times \log_{10}(\sigma_r) - 8$

参数说明：
• $f$ — 频率 (MHz)
• $\sigma_r$ — 相对电导率（铜=1.0，铝=0.61，不锈钢=0.02）
• $r$ — 源到屏蔽体距离 (m)

3. 吸收损耗 A（薄屏蔽材料可忽略）
$$A \, (\text{dB}) = 3.34 \times t \times \sqrt{f \times \mu_r \times \sigma_r}$$

参数说明：
• $t$ — 屏蔽层厚度 (cm)
• $f$ — 频率 (MHz)

示例：0.5mm铝板，100MHz，距离0.3m（电场源）

反射损耗 R：
R ≈ 10 × log10(0.33 × 1002 / 0.61) + 20
  ≈ 10 × log10(0.027 × 10000 / 0.61) + 20
  ≈ 10 × log10(442.6) + 20
  ≈ 46.5 dB

吸收损耗 A：
A ≈ 3.34 × 0.05 × √(100 × 1 × 0.61)
  ≈ 0.167 × √61
  ≈ 1.3 dB

总屏蔽效能：SE ≈ 47.8 dB
（多次反射修正B在厚屏蔽中可忽略）
🔍 金属外壳开孔尺寸限制计算

🧮 开孔尺寸在线计算器

📐 开孔尺寸限制公式

核心原则：开孔最大尺寸 ≤ λ/20
$$\lambda = \frac{c}{f} = \frac{300}{f \, (\text{MHz})} \quad \text{(波长, m)}$$

推导：
对于矩形开孔，等效偶极天线长度 ≈ 开孔对角线长度。
当开孔尺寸 $> \lambda/20$ 时，开孔成为有效辐射天线。

不同频率的开孔限制
@ 100 MHz:
$\lambda = 300 / 100 = 3\text{m}$
$d_{\text{max}} = \lambda/20 = 3000\text{mm} / 20 = $ 150mm

@ 1 GHz:
$\lambda = 300 / 1000 = 0.3\text{m} = 300\text{mm}$
$d_{\text{max}} = 300\text{mm} / 20 = $ 15mm

@ 2.4 GHz (WiFi):
$\lambda = 300 / 2400 = 0.125\text{m} = 125\text{mm}$
$d_{\text{max}} = 125\text{mm} / 20 = $ 6.25mm

@ 6 GHz:
$\lambda = 300 / 6000 = 0.05\text{m} = 50\text{mm}$
$d_{\text{max}} = 50\text{mm} / 20 = $ 2.5mm
矩形开孔对角线计算
$$d = \sqrt{L^2 + W^2}$$
例如：20mm × 10mm矩形开孔
$d = \sqrt{20^2 + 10^2} = \sqrt{500} = $ 22.36mm
临界频率：$f_{\text{max}} = \frac{300 \times 20}{d} = \frac{6000}{22.36} \approx $ 268 MHz

结论：该开孔在268MHz以上失去屏蔽效能！

📊 常见开孔类型的屏蔽效能

开孔类型 典型尺寸 屏蔽失效频率 屏蔽效能 @ 1GHz 改进方法
通风口（矩形） 50mm × 30mm 103 MHz < 10 dB ❌ 改用蜂窝通风口（孔径<3mm）
蜂窝通风口 φ2mm × 50孔 3 GHz > 40 dB ✅ 标准方案，推荐
LCD显示窗口 80mm × 60mm 30 MHz 0 dB ❌ 边框导电，ITO玻璃，屏蔽网
按键孔 φ12mm 250 MHz 20-30 dB 导电橡胶垫，金属按键
电缆开孔 φ25mm 120 MHz < 5 dB ❌ 金属接头，360°屏蔽接地
外壳缝隙 0.5mm × 200mm 75 MHz 10-20 dB 导电衬垫，多点卡扣
🛡️ PCB屏蔽罩设计规范

🎨 屏蔽罩设计8大要点

  • 材料选择：
    • 镀锡钢板（厚度0.15-0.3mm）：成本低，屏蔽效能30-50dB
    • 不锈钢（厚度0.1-0.2mm）：耐腐蚀，屏蔽效能25-40dB
    • 铜镍合金：高屏蔽效能（50-70dB），但成本高
    • 导电布/导电泡棉：柔性屏蔽，适合不规则形状
  • 接地方式：多点接地，间距 ≤ λ/20
    • 弹片数量：周长每10mm至少1个弹片
    • 弹片压力：每个弹片 ≥ 50gf（0.5N）
    • 接地过孔：每个弹片下方至少1个过孔（直径≥0.3mm）
    • 对于1GHz信号：λ/20 = 15mm，弹片间距 < 15mm
  • 屏蔽罩高度：
    • 最小高度：> 最高器件高度 + 2mm
    • 推荐高度：5-15mm（过高会增加寄生电容和成本）
    • 分区屏蔽：时钟区、RF区、电源区分别屏蔽
  • 开孔规则：
    • 散热孔直径：< λ/20（如1GHz时 < 15mm）
    • 多个小孔优于单个大孔：10个φ3mm孔 > 1个φ10mm孔
    • 蜂窝孔最佳：孔径2-3mm，间距4-5mm
  • PCB开窗：
    • 屏蔽罩覆盖区域外侧铺地（宽度≥3mm）
    • 过孔包围：间距3-5mm，形成"护城河"
    • 阻焊开窗：保证弹片与PCB良好接触
    • 接触面镀金或化镍金（ENIG），防止氧化
  • 信号穿越：
    • 尽量避免信号线穿越屏蔽罩边界
    • 必须穿越时：在穿越点加滤波（磁珠/电容）
    • 走线下方和两侧铺地，过孔密集接地
  • 电源处理：
    • 电源进入屏蔽罩前加π型滤波器
    • 去耦电容放在屏蔽罩内侧
    • 电源平面在屏蔽罩下方不分割
  • 装配要求：
    • 回流焊前装配（需耐温260°C的屏蔽罩）
    • 或PCB焊接后压装（需压装工具，可返工）
    • 检查：压装后测试阻抗，DC电阻 < 10mΩ

🔧 屏蔽失效的常见原因及整改

❌ 问题1：屏蔽罩接地不良（接触电阻过大）

现象：测试时手按屏蔽罩辐射明显降低，松手又超标

整改方案：
• 增加弹片数量，减小间距至 < 10mm
• 清洁PCB接触面，去除氧化层
• 增加焊点：用锡膏在屏蔽罩边缘多点焊接
• 更换屏蔽罩材质或表面处理（如镀金弹片）

❌ 问题2：屏蔽罩开孔过大（失去屏蔽效能）

现象：加屏蔽罩后效果不明显，只降低5-10dB

整改方案：
• 将大开孔改为多个小孔（孔径 < λ/20）
• 加导电布遮挡开孔（保持散热）
• 在开孔周围增加接地过孔包围
• 使用蜂窝通风板替代矩形开孔

❌ 问题3：电缆从屏蔽罩穿出导致泄漏

现象：屏蔽罩内信号从电缆辐射出去

整改方案：
• 电缆穿越点加套磁环（1-2圈）
• 在穿越点加共模电感或π型滤波器
• 使用屏蔽电缆，屏蔽层360°接地
• 在PCB上电缆出口处加滤波电容阵列

CE CE传导发射滤波器设计计算器

📖 滤波器设计原理

CE（Conducted Emission，传导发射）是指通过电源线传导出去的电磁干扰。 LC滤波器是抑制CE最有效的手段，包括：

  • 共模干扰（Common Mode）：两根电源线同时对地的干扰电流，频率范围150kHz - 30MHz
  • 差模干扰（Differential Mode）：电源线之间的干扰电流，主要在低频段（<1MHz）
  • 滤波器拓扑：通常采用 π型或T型，共模+差模联合抑制

📐 核心计算公式

1️⃣ 截止频率计算（单级LC滤波器）
$$f_c = \frac{1}{2\pi \times \sqrt{L \times C}}$$

• $f_c$：截止频率（Hz）
• $L$：电感值（H）
• $C$：电容值（F）

2️⃣ 衰减斜率（插入损耗）
$$IL(f) = 20 \times \log_{10}\left(\frac{f}{f_c}\right) \quad \text{dB/decade}$$

• 单级LC：-40 dB/decade（$f > f_c$）
• 两级LC：-80 dB/decade
• 三级LC：-120 dB/decade

3️⃣ 差模滤波器设计
$$L_{\text{DM}} = \frac{Z_{\text{source}} \times Z_{\text{load}}}{2\pi \times f_c \times \sqrt{Z_{\text{source}} \times Z_{\text{load}}}}$$
$$C_X = \frac{1}{2\pi \times f_c \times \sqrt{Z_{\text{source}} \times Z_{\text{load}}}}$$

• $Z_{\text{source}}$：源阻抗（通常50Ω，LISN标准）
• $Z_{\text{load}}$：负载阻抗（通常50Ω）
• $C_X$：X电容（跨接在L-N之间）

4️⃣ 共模滤波器设计
$$L_{\text{CM}} = \frac{Z_{\text{CM}}}{2\pi \times f_c}$$
$$C_Y = \frac{1}{4\pi \times f_c \times Z_{\text{CM}}}$$

• $Z_{\text{CM}}$：共模阻抗（通常25Ω，因为两根线并联）
• $C_Y$：Y电容（L-PE、N-PE各一个）
• 注意：Y电容受漏电流限制，通常≤4.7nF（AC电源）

🧮 CE滤波器在线计算器

⚡ 快速预设：

单相线路≈25Ω，三相≈50Ω，不确定保持默认值

🛠️ 滤波器设计要点

  • 共模电感选择：
    • 磁芯材料：NiZn铁氧体（频率1-30MHz）或MnZn（<1MHz）
    • 电感量：1-10mH（AC电源），100μH-1mH（DC电源）
    • 饱和电流：≥1.5倍工作电流
    • 寄生电容：越小越好（<50pF），否则高频失效
    • 常用型号：TDK ACM系列、Würth 744 系列
  • X电容选择：
    • 安规等级：X1（≤4kV峰值）或X2（≤2.5kV峰值）
    • 容值范围：0.1-1μF（AC），1-100μF（DC）
    • 耐压：≥2.5倍工作电压（AC电源≥275VAC）
    • ESR：越小越好，高频下保持低阻抗
    • 布局：紧贴共模电感，走线短粗
  • Y电容选择：
    • 安规等级：Y1（8kV冲击）或Y2（5kV冲击）
    • 漏电流限制：单个≤3.5mA，总和≤3.5mA（I类设备）或≤1mA（II类）
    • 容值计算：Ileak = 2π × f × C × V ≤ 3.5mA
    对于220VAC/50Hz：C ≤ 3.5mA / (2π × 50 × 220) ≈ 5nF
    • 常用值：1nF、2.2nF、4.7nF
    • 放置位置：尽量靠近电源输入端
  • PCB布局：
    • 滤波器靠近电源输入端，输入输出分离
    • "干净地"与"脏地"分区，滤波器跨接
    • 避免输入输出走线平行或交叉（产生耦合旁路）
    • 接地点：Y电容接保护地（PE），单点接地
    • X电容走线要短粗，减小寄生电感
  • 多级滤波器级联：
    • 第一级：大电感+小电容（截止频率低，吸收低频噪声）
    • 第二级：小电感+大电容（截止频率高，抑制高频噪声）
    • 级间阻抗匹配：避免反射，插损最大化
    • 级间距离：≥5cm，减少磁场耦合

CMC 共模电感选型计算器（电源线专用）

⚡ 本计算器适用于AC/DC电源线共模滤波，用于抑制传导发射(CE)。
🚀 高速差分信号线（USB/HDMI/MIPI/PCIe）请使用"高速差分信号共模电感计算器"。

📖 电源线共模电感工作原理

共模电感（Common Mode Choke）通过双线同向绕制在同一磁芯上， 对共模噪声（两线同向电流）呈现高阻抗，而对差模信号（两线反向电流）阻抗很小。

  • 工作原理：共模电流产生同向磁通，磁芯磁通叠加，阻抗大；差模电流产生反向磁通，磁通相消，阻抗小
  • 主要应用：AC电源输入(220V/110V)、DC电源输入(48V PoE/24V/12V)、DC-DC转换器输出滤波
  • 设计目标：在150kHz-30MHz频段抑制传导发射(CE)，满足EN 55032/CISPR 32标准
  • 关键参数：共模电感值(基于截止频率)、额定电流、直流电阻DCR、饱和电流

📐 核心计算公式

1️⃣ 共模电感值计算
$$L_{CM} = \frac{Z_0}{2 \pi f_c}$$

• $L_{CM}$：共模电感值（H）
• $Z_0$：源阻抗或负载阻抗（Ω），通常取50Ω
• $f_c$：截止频率（Hz），通常为EMI频率下限的1/10

2️⃣ 插入损耗计算
$$IL(\text{dB}) = 20 \times \log_{10}\left(1 + \frac{2 \times 2\pi f L_{CM}}{Z_0}\right)$$

• $f$：干扰频率（Hz）
• 简化公式（当$2\pi f L_{CM} \gg Z_0$时）：
$IL \approx 20 \times \log_{10}\left(\frac{4\pi f L_{CM}}{Z_0}\right)$

3️⃣ 直流电阻压降
$$V_{drop} = I_{DC} \times R_{DC}$$

• $R_{DC}$：共模电感直流电阻（Ω），每绕组的DCR
• 双绕组总DCR = 单绕组DCR × 2
• 设计要求：压降应< 电源允许偏差的5%

4️⃣ 额定电流与饱和电流
$$I_{rated} = \sqrt{\frac{P_{max}}{R_{DC}}}$$

• $I_{rated}$：基于温升的额定电流（A）
• $I_{sat}$：饱和电流，电感值下降30%时的电流
• 设计建议：$I_{DC} < 0.8 \times \min(I_{rated}, I_{sat})$

5️⃣ 漏感（差模电感）
$$L_{leak} = k \times L_{CM}$$

• $k$：漏感系数，通常0.5%-5%
• 漏感对差模信号有影响，高速信号需选择低漏感型号
• USB 3.0/HDMI等高速接口：要求$L_{leak}$ < 5μH

🧮 共模电感选型在线计算器

⚡ 快速预设（电源线应用）：

🛠️ 共模电感选型与应用指南

  • 电源线共模电感选择：
    • AC电源：电感值1-10mH，额定电流≥1.5倍负载电流
    • DC电源：电感值100μH-2mH，低DCR（< 0.1Ω）
    • PoE电源：电感值1-2mH，耐压≥100V，4对线需4个电感
    • 常用型号：TDK ACM系列、Würth 744系列、Murata DLW系列
  • 高速信号线共模电感：
    • USB 2.0：90Ω差分阻抗，漏感< 10μH，Cj < 10pF
    • USB 3.0/3.1：90Ω差分，漏感< 5μH，Cj < 0.5pF（超高速）
    • HDMI 2.0/2.1：100Ω差分，漏感< 3μH，Cj < 0.3pF
    • Gigabit Ethernet：100Ω差分，漏感< 5μH，8根线需4个电感
    • 关键：低漏感、低寄生电容、阻抗匹配
  • 共模电感 vs 差模电感：
    • 共模电感：双线同向绕制，抑制共模噪声（两线对地的同向干扰）
    • 差模电感：单线绕制，抑制差模噪声（两线之间的反向干扰）
    • EMI滤波器：通常同时包含共模电感和差模电感（X电容提供差模滤波）
  • PCB布局要求：
    • 共模电感靠近接口放置（距离< 5cm）
    • 输入输出走线分离，避免磁耦合旁路
    • 差分信号保持等长等宽，阻抗匹配
    • 下方铺完整地平面，提供回流路径
    • 高速信号：使用Via-in-Pad或盲孔，减小Stub效应
  • 温度与饱和特性：
    • 电感值随温度变化：锰锌铁氧体约-0.2%/°C
    • 大电流导致磁饱和，电感值大幅下降
    • 饱和电流定义：电感值下降30%时的电流
    • 设计余量：$I_{peak} < 0.7 \times I_{sat}$（考虑浪涌）
  • 常见应用场景：
    • AC电源输入：L-N线串联共模电感（双绕组），抑制共模EMI
    • DC-DC输出：输出端串联小共模电感（100μH-1mH），降低纹波
    • USB接口：D+/D-差分对串联共模电感，ESD保护+EMI抑制
    • 以太网接口：RJ45变压器内置共模电感，或外加共模电感
    • CAN/RS485总线：差分线串联共模电感，提高抗干扰能力
  • 测试验证：
    • 使用LCR表测量实际电感值和DCR
    • VNA测量插入损耗（S21参数），验证滤波效果
    • TDR测试差分阻抗，确保信号完整性
    • 传导发射测试（CE），验证150kHz-30MHz范围衰减

HS-CMC 高速差分信号共模电感计算器

🚀 本计算器专用于高速差分信号线（USB/HDMI/MIPI/PCIe/Ethernet），设计目标是在抑制EMI的同时保持信号完整性。
⚡ 电源线共模滤波请使用"电源线共模电感计算器"。

📖 高速差分信号共模电感原理

核心差异：与电源线共模电感不同，高速信号共模电感的首要目标是保持差分信号完整性， 同时抑制共模噪声辐射。差分插入损耗必须极小（<0.5dB），特性阻抗必须匹配（100Ω±10%）。

  • 差分信号：两线电流方向相反 → 磁通抵消 → 低阻抗通过（有用信号）
  • 共模噪声：两线电流方向相同 → 磁通叠加 → 高阻抗抑制（EMI干扰）
  • 关键参数：差分插入损耗(Sdd21)、共模抑制比(Scc21)、特性阻抗(100Ω)、数据速率
  • 主要应用：USB 2.0/3.0、HDMI、MIPI D-PHY/C-PHY、PCIe、千兆以太网

📐 核心设计参数

1️⃣ 差分插入损耗（最关键）
$$IL_{\text{diff}} = -20 \times \log_{10}|S_{dd21}|$$

设计要求：
• < 1 Gbps: ILdiff < 1 dB
• 1~2.5 Gbps: ILdiff < 0.5 dB
• > 2.5 Gbps: ILdiff < 0.3 dB
⚠️ 这是高速信号设计的生命线！

2️⃣ 共模抑制比
$$\text{CMRR} = 20 \times \log_{10}\left|\frac{S_{dd21}}{S_{cc21}}\right|$$

目标：CMRR > 20 dB @ 工作频率
$S_{cc21}$越负越好（共模被抑制）

3️⃣ 共模阻抗选择
$$Z_{\text{CM}} = \frac{R_0}{IL_{\text{target}}}$$

推荐范围：
• 低速（<1Gbps）: 90~120Ω @ 100MHz
• 中速（1~2.5Gbps）: 70~90Ω @ 100MHz
• 高速（>2.5Gbps）: 50~70Ω @ 100MHz

4️⃣ 特性阻抗匹配
$$Z_{\text{diff}} = 100\Omega \pm 10\%$$

必须匹配差分阻抗，否则造成反射和眼图劣化

🧮 高速差分信号共模电感在线计算器

🚀 快速预设（高速信号应用）：

💡 型号推荐与选型要点

  • Murata（村田）首选型号：
    • DLW21SN900SQ2 (90Ω, 0805) - 通用型，<1.5Gbps
    • DLW21HN900SQ2 (90Ω, 0805) - 高频优化，<2.5Gbps
    • DLW21SH501XQ2 (50Ω, 0805) - 高速型，<4Gbps
    • NFE61HT472F2A9 - 超高速MIPI专用
  • TDK推荐型号：
    • ACM2012-900-2P (90Ω, 0805) - 通用型
    • ACM1211-701-2PL (70Ω, 0805) - 低损耗型
    • ACM2520-201-2P (宽带, 1008) - 高速型
  • Würth推荐型号：
    • 744232090 (90Ω, 0805) - 通用型
    • 744235900 (90Ω, 1206) - 大电流型
  • ⚠️ 选型关键：必须查看厂商S参数曲线！
    • Sdd21（差分插入损耗）：在工作频率越接近0dB越好
    • Scc21（共模插入损耗）：越负越好（抑制能力）
    • Sdd11（差分回波损耗）：< -15dB
  • PCB布局要点：
    • 共模电感靠近信号源端放置（SOC/PHY芯片侧）
    • 差分对等长、等距，避免跨越分割层
    • 远离高速时钟信号，避免串扰
    • 每个Lane使用独立的共模电感
  • 验证方法：
    • 眼图测试：眼高、眼宽、抖动是否满足规范
    • EMI测试：辐射发射在100MHz~1GHz范围
    • TDR测试：验证特性阻抗匹配

CAP 去耦电容设计计算器

📖 去耦电容原理

去耦电容（Decoupling Capacitor）用于抑制IC瞬态电流引起的电源噪声， 是PCB设计中最重要的EMC措施之一。设计不当会导致：

  • 电源完整性问题：电源纹波增大、电压跌落，导致逻辑错误
  • 辐射发射超标：电源平面谐振，成为天线辐射
  • 串扰增加：地反弹（Ground Bounce）引起信号完整性问题

📐 核心计算公式

1️⃣ 瞬态电流需求
$$I_{\text{peak}} = N \times C_{\text{load}} \times \frac{\Delta V}{\Delta t}$$

• $N$：同时翻转的I/O数量
• $C_{\text{load}}$：单个I/O负载电容（pF）
• $\Delta V$：电压摆幅（V，CMOS通常为$V_{DD}$）
• $\Delta t$：上升/下降时间（ns）

2️⃣ 所需电容值
$$C_{\text{decoupling}} = \frac{I_{\text{peak}} \times \Delta t}{\Delta V_{\text{ripple}}}$$

• $\Delta V_{\text{ripple}}$：允许的电源纹波（通常为$V_{DD}$的5%）
• 例如3.3V系统，$\Delta V_{\text{ripple}} \leq 165\text{mV}$

3️⃣ 电容自谐振频率（SRF）
$$f_{\text{SRF}} = \frac{1}{2\pi \times \sqrt{L_{\text{ESL}} \times C}}$$

• $L_{\text{ESL}}$：等效串联电感（nH）
• 0402封装：~0.4nH
• 0603封装：~0.8nH
• 0805封装：~1.2nH
• 关键：只有在 $f < f_{\text{SRF}}$ 时电容才有效！

4️⃣ 多电容并联的目标阻抗
$$Z_{\text{target}} = \frac{\Delta V_{\text{ripple}}}{I_{\text{peak}}}$$

• 通过多个电容并联，在工作频率范围内保持阻抗 $< Z_{\text{target}}$
• 例如：$I_{\text{peak}}=1\text{A}$, $\Delta V_{\text{ripple}}=165\text{mV}$ → $Z_{\text{target}}=165\text{m}\Omega$

🧮 去耦电容在线计算器

⚡ 快速预设：

🛠️ 去耦电容设计8大黄金法则

  • Rule 1：多容值并联覆盖全频段
    • 大电容（10-100μF）：低频（<100kHz），钽电容或MLCC
    • 中电容（0.1-1μF）：中频（100kHz-10MHz），MLCC 0603/0805
    • 小电容（10-100pF）：高频（10MHz-1GHz），MLCC 0402
    • 典型配置：100μF + 10μF + 1μF + 100nF + 10nF（每个电源Pin）
  • Rule 2：距离越近越好
    • 0.1μF电容距IC引脚 < 5mm（最好<3mm）
    • 过孔距电容焊盘 < 2mm
    • 计算：1cm走线 ≈ 10nH电感 → fSRF下降10倍
  • Rule 3：选择合适封装尺寸
    • 0402（1005）：ESL ≈ 0.4nH, SRF ≈ 250MHz（100nF）
    • 0603（1608）：ESL ≈ 0.8nH, SRF ≈ 180MHz（100nF）
    • 0805（2012）：ESL ≈ 1.2nH, SRF ≈ 145MHz（100nF）
    • 结论：高频（>100MHz）优先0402封装
  • Rule 4：过孔设计优化
    • 每个去耦电容使用2个过孔（+1电源，-1地）
    • 过孔直径≥0.3mm（成品孔），减小串联电感
    • 避免多个电容共用过孔（增加共用电感）
    • 过孔与焊盘距离：<2mm（越近越好）
  • Rule 5：避免电容谐振
    • 同容值电容并联 → 降低ESL，但不拓展频率覆盖
    • 不同容值电容并联 → 注意反谐振点（阻抗峰值）
    • 反谐振频率：fanti ≈ √(fSRF1 × fSRF2)
    • 解决方案：容值相差≥10倍，避免反谐振落在工作频段
  • Rule 6：BGA芯片特殊处理
    • 电源球下方放置去耦电容（Via-in-Pad设计）
    • 使用盲孔或埋孔，减小环路电感
    • 0201封装电容（ESL ≈ 0.2nH）用于超高速芯片
    • 计算：环路电感 = Ltrace + Lvia + Lplane + Lcap
  • Rule 7：电源平面设计
    • 使用完整电源/地平面，减小平面阻抗
    • 平面电容：Cplane = εr × ε0 × A / h
    （FR4：εr=4.5, h=0.1mm → Cplane ≈ 400pF/cm²）
    • 避免平面分割，保持电流回流路径完整
    • 高速信号下方必须有完整参考平面
  • Rule 8：测试验证
    • 使用VNA（矢量网络分析仪）测量电源阻抗
    • 目标：ZPDN < Ztarget = ΔVripple / Ipeak
    • 示波器测量：电源纹波、地反弹电压
    • 频谱分析仪：识别谐振频点

FB 磁珠选型计算器

📖 磁珠工作原理

磁珠（Ferrite Bead）是一种高频电阻器件，通过磁性材料的磁损耗 将高频噪声转换为热能消耗掉，而对直流和低频信号几乎无影响。

  • 与电感区别：电感储能（谐振），磁珠耗能（阻尼）
  • 频率特性：低频呈感性，谐振频率后呈阻性，高频呈容性
  • 应用场景：电源滤波、信号线滤波、时钟线降噪、EMI抑制

📐 核心计算公式

1️⃣ 磁珠阻抗特性
$$Z(f) = R(f) + j \times X(f)$$

• $R(f)$：等效电阻（频率相关，消耗噪声能量）
• $X(f)$：等效电抗（低频为感性，高频为容性）
• 磁珠型号标注：Z @ 100MHz（如"600Ω@100MHz"）

2️⃣ 所需阻抗计算
$$Z_{\text{required}} = 10 \times Z_{\text{line}}$$

• $Z_{\text{line}}$：走线阻抗（典型50Ω）
• 磁珠阻抗需为线路阻抗的10倍以上才能有效抑制
• 例如50Ω走线，需选择≥500Ω@100MHz的磁珠

3️⃣ 插入损耗计算
$$IL \, (\text{dB}) = 20 \times \log_{10}\left(\frac{Z_{\text{FB}} + 2 \times Z_{\text{line}}}{2 \times Z_{\text{line}}}\right)$$

• $Z_{\text{FB}}$：磁珠阻抗（Ω）
• 简化公式（$Z_{\text{FB}} \gg Z_{\text{line}}$）：$IL \approx 20 \times \log_{10}(Z_{\text{FB}} / 2Z_{\text{line}})$
• 例如：600Ω磁珠，50Ω线路 → IL ≈ 21 dB

4️⃣ 直流电阻压降
$$V_{\text{drop}} = I_{\text{DC}} \times R_{\text{DC}}$$

• $R_{\text{DC}}$：磁珠直流电阻（数据手册查询）
• 通常：<50mΩ（大电流），50-500mΩ（中等），>500mΩ（小信号）
• 关键：压降应 < 电源允许偏差的10%

5️⃣ 功率损耗计算
$$P_{\text{loss}} = I_{\text{DC}}^2 \times R_{\text{DC}}$$

• 需满足：$P_{\text{loss}} < P_{\text{rated}}$（额定功率）
• 典型额定功率：0402=0.063W, 0603=0.125W, 0805=0.25W, 1206=0.5W

🧮 磁珠选型在线计算器

⚡ 快速预设（电源滤波应用）：

⚠️ 高速差分信号（USB/HDMI/Ethernet）建议使用「高速信号共模电感」，而非单端磁珠。

🛠️ 磁珠选型与应用指南

  • 电源线磁珠选择：
    • 高阻抗型（≥600Ω@100MHz）：用于低噪声电源
    • 低直流电阻（<50mΩ）：大电流场景（>500mA）
    • 额定电流≥1.5倍工作电流（留足余量）
    • 常用型号：Murata BLM系列、TDK MPZ系列、Würth 742792 系列
  • 信号线磁珠选择：
    • 中等阻抗（200-600Ω@100MHz）：平衡滤波与信号完整性
    • 低寄生电容（<1pF）：高速信号（>100MHz）
    • 注意谐振频率：避免落在信号带宽内
    • 差分信号：使用差模磁珠（两线同相，共模抑制）
  • 磁珠 vs 电感选择：
    • 磁珠：高频抑制（>10MHz），宽频带阻尼，无谐振
    • 电感：低频滤波（<10MHz），储能特性，存在谐振
    • 组合使用：电源输入端：电感+电容（LC滤波）→ 磁珠+电容（高频滤波）
  • PCB布局要求：
    • 磁珠后端紧接去耦电容（<5mm），形成低阻抗路径
    • 输入输出走线分离，避免磁耦合导致旁路
    • 磁珠下方铺完整地平面，提供回流路径
    • 多个磁珠距离≥5mm，减少互感干扰
  • 温度与饱和特性：
    • 磁珠阻抗随温度升高而下降（约-0.3%/°C）
    • 大电流导致磁饱和，阻抗大幅下降
    • 饱和电流：数据手册定义为Z下降30%时的电流
    • 设计建议：IDC < 0.5 × Isat（保证阻抗稳定）
  • 常见应用场景：
    • 电源降噪：LDO输出 → 磁珠 → 敏感芯片（ADC、PLL、射频）
    • 时钟滤波：晶振输出 → 磁珠 → 时钟输入（抑制高次谐波）
    • 接口防护：USB、HDMI等高速接口电源线（抑制共模噪声）
    • ADC参考电压：VREF电源用高阻磁珠（>1kΩ@100MHz）隔离
  • 错误用法警示：
    • ❌ 磁珠串联在高频信号线主路径（导致信号衰减、反射）
    • ❌ 多个磁珠串联使用（增加直流压降，不增加抑制效果）
    • ❌ 磁珠后不加去耦电容（高频噪声无低阻路径，效果差）
    • ❌ 电流超额定值使用（磁饱和，失去滤波能力）

🔧 磁珠常见问题整改

❌ 问题1：加磁珠后系统不工作或信号失真

原因：磁珠阻抗过高或谐振频率落在信号频带内

整改方案：
• 降低磁珠阻抗（从1000Ω改为300Ω）
• 查看磁珠阻抗曲线，避开信号频率范围
• 信号线用低阻抗磁珠（<200Ω@100MHz）或改用小电感
• 电源线改用LC滤波器替代磁珠

❌ 问题2：磁珠发热严重

原因：直流电阻过大或电流超额定值

整改方案：
• 更换更大封装（0603→0805→1206）
• 选择低DCR型号（<30mΩ）
• 多个磁珠并联分流（注意磁耦合，距离>10mm）
• 改用功率电感替代磁珠

❌ 问题3：加磁珠后RE/CE仍超标

原因：磁珠后端无电容或布局不当

整改方案：
• 磁珠输出端紧接去耦电容（100nF + 10nF）
• 检查磁珠前后走线是否平行（改为垂直或远离）
• 增加磁珠阻抗（600Ω → 1000Ω）
• 多级磁珠+电容级联（π型滤波）

FC 磁环选型计算器

📖 磁环工作原理

磁环（Ferrite Core）是一种环形铁氧体磁性材料，电缆穿过磁环后， 高频共模电流在磁环中产生磁通，磁环将高频能量转换为热能耗散掉。

  • 工作原理：对共模电流呈现高阻抗（吸收能量），对差模信号阻抗很小（几乎无影响）
  • 主要应用：电源线/信号线套磁环、抑制辐射发射RE、抑制传导发射CE、提高抗干扰能力
  • 关键参数：阻抗曲线、材料牌号（镍锌/锰锌）、尺寸（内径×外径×高度）、穿线圈数

📐 核心计算公式

1️⃣ 磁环阻抗计算
$$Z(f) = N^2 \times Z_{\text{单圈}}(f)$$

• $Z(f)$：磁环总阻抗（Ω）
• $N$：穿线圈数（通常1-5圈）
• $Z_{\text{单圈}}(f)$：单圈阻抗，数据手册提供

2️⃣ 插入损耗计算
$$IL(\text{dB}) = 20 \times \log_{10}\left(1 + \frac{Z(f)}{2 \times Z_0}\right)$$

• $Z_0$：电缆阻抗（通常50-100Ω）
• 目标：$IL \geq 20$ dB（抑制100倍）

3️⃣ 所需阻抗估算
$$Z_{\text{required}} = 2 \times Z_0 \times (10^{IL/20} - 1)$$

• 反推公式：已知目标插损，计算需要的磁环阻抗
• 例如：$Z_0=50Ω$，$IL=20dB$ → $Z_{\text{required}}=900Ω$

4️⃣ 穿线圈数选择
$$N = \sqrt{\frac{Z_{\text{required}}}{Z_{\text{单圈}}}}$$

• 圈数越多，阻抗越大（$N^2$关系）
• 但圈数过多会增加漏感和寄生电容，影响高频性能
• 推荐：1-3圈（电源线），1-2圈（高速信号线）

5️⃣ 磁环尺寸选择
$$D_{\text{内径}} \geq N \times D_{\text{线径}} + 2\text{mm}$$

• 电源线线径：1.0-2.0mm（根据电流选择）
• 信号线线径：0.3-0.8mm（根据线规选择）
• 扁平电缆/多芯线：测量实际束线直径

🧮 磁环选型在线计算器

⚡ 快速预设：

🛠️ 磁环选型与应用指南

  • 磁环材料选择：
    • 镍锌铁氧体（NiZn）：1-500MHz，用于高频抑制（RE辐射发射）
    - 型号：Fair-Rite 43材质、TDK N30/N45、Wurth WE-FSFS系列
    - 应用：USB/HDMI/Ethernet线缆、开关电源输出线
    • 锰锌铁氧体（MnZn）：0.1-10MHz，用于低频抑制（CE传导发射）
    - 型号：Fair-Rite 31材质、TDK N30、Wurth WE-FSFT系列
    - 应用：AC电源输入线、DC电源线、音频线
  • 磁环尺寸选择：
    • 内径：能容纳$N$圈线缆+2mm余量
    • 外径：越大磁路越长，阻抗越高（但体积也越大）
    • 高度：影响磁路截面积，影响饱和特性
    • 常用尺寸：
    - 小型：内径5-9mm（信号线，单根或细线束）
    - 中型：内径10-15mm（电源线，2-3圈）
    - 大型：内径20-30mm（粗电源线，多芯线束）
  • 穿线圈数优化：
    • 1圈：阻抗最小，但安装简单，适合已定型产品整改
    • 2圈：阻抗提升4倍（$2^2$），推荐用于电源线
    • 3圈：阻抗提升9倍（$3^2$），用于严重超标情况
    • 4-5圈：漏感和分布电容增大，高频性能下降，不推荐
    • 最佳实践：选择2圈+高阻抗磁环，而非3圈+低阻抗磁环
  • 安装位置选择：
    • 电源线：靠近设备接口（距离<10cm），抑制设备辐射
    • 信号线：发送端和接收端各装一个，双向抑制
    • 多条线缆：分别套磁环，避免共用（共模变差模）
    • 屏蔽线：磁环套在屏蔽层外，屏蔽层一端接地
  • 多个磁环级联：
    • 单个磁环不够时，可串联多个磁环
    • 总插损 ≈ 单个插损之和（$IL_{\text{total}} \approx IL_1 + IL_2 + IL_3$）
    • 磁环间距≥5cm，避免磁耦合
    • 推荐：2-3个中等阻抗磁环，而非1个超高阻抗磁环
  • 磁环 vs 磁珠 vs 共模电感：
    • 磁环：后期整改利器，无需改PCB，套在线缆上即可
    - 优点：安装简单，无需改板，成本低
    - 缺点：体积大，需要空间，可能影响外观
    • 磁珠：PCB设计阶段使用，焊接在PCB上
    - 优点：体积小，性能一致，可批量生产
    - 缺点：需要预留位置，后期更改成本高
    • 共模电感：差分信号专用，双线绕制
    - 优点：差模阻抗小，共模阻抗大，适合高速信号
    - 缺点：尺寸大，成本高，需要PCB空间
  • 常见应用场景：
    • RE辐射超标：电源线套磁环（距设备<10cm），2-3圈
    • CE传导超标：AC输入线套磁环（靠近滤波器），使用MnZn材质
    • USB/HDMI干扰：线缆两端各套1个NiZn磁环，1-2圈
    • 开关电源噪声：输出线套磁环，靠近电源模块
    • 以太网EMI：RJ45接口处套磁环，或网线中间套磁环
  • 注意事项：
    • 磁环会增加线缆电感，可能影响高速信号（>1GHz）
    • 卡扣式磁环（Split Core）安装方便，但性能略低于实心磁环
    • 磁环温升：大电流（>5A）需要检查磁环温度，避免过热
    • 测试验证：安装磁环前后，对比RE/CE测试数据

GND 地弹（Ground Bounce）计算器

📖 地弹现象原理

地弹（Ground Bounce）又称同步开关噪声（SSN，Simultaneous Switching Noise）， 是指多个I/O同时翻转时，瞬态大电流流经地平面和封装引脚的寄生电感， 产生电压尖峰，导致地电位不稳定。

  • 危害1：逻辑误判 - 噪声裕量降低，导致电路误触发
  • 危害2：EMI增强 - 地平面电位波动，增强辐射发射
  • 危害3：串扰加剧 - 共地阻抗耦合，信号间相互干扰

📐 核心计算公式

1️⃣ 地弹电压计算
$$V_{\text{bounce}} = L_{\text{total}} \times \frac{dI}{dt}$$

• $L_{\text{total}}$：总电感（封装引脚+PCB过孔+地平面）（nH）
• $\frac{dI}{dt}$：电流变化率（A/ns）

2️⃣ 总电感计算
$$L_{\text{total}} = L_{\text{pkg}} + L_{\text{via}} + L_{\text{trace}} + L_{\text{plane}}$$

• $L_{\text{pkg}}$：封装引脚电感
- QFP/SOIC：2-5nH/pin
- BGA（球栅阵列）：0.5-2nH/ball
- Flip-Chip：0.1-0.5nH
• $L_{\text{via}}$：过孔电感 ≈ 1nH/个（标准过孔）
• $L_{\text{trace}}$：走线电感 ≈ 1nH/mm（典型值）
• $L_{\text{plane}}$：平面分割或回流路径不连续引起

3️⃣ 电流变化率
$$\frac{dI}{dt} = \frac{N \times C_{\text{load}} \times V_{DD}}{t_{\text{rise}}}$$

• $N$：同时翻转的I/O数量
• $C_{\text{load}}$：单个I/O负载电容（pF）
• $V_{DD}$：电源电压（V）
• $t_{\text{rise}}$：上升时间（ns）

4️⃣ 多GND引脚并联的有效电感
$$L_{\text{eff}} = \frac{L_{\text{single}}}{N_{\text{GND}}}$$

• $N_{\text{GND}}$：GND引脚数量
• 前提：所有GND引脚等效且同时工作
• 关键：增加GND引脚是降低地弹最有效的方法

5️⃣ 安全设计余量
$$V_{\text{bounce}} < 0.1 \times V_{DD}$$

• 通常要求地弹 < 10% VDD
• 高速设计（DDR4/5）：< 5% VDD
• 例如3.3V系统，地弹应 < 330mV（理想<165mV）

🧮 地弹在线计算器

⚡ 快速预设：

🛠️ 地弹抑制8大设计技巧

  • 1. 增加GND引脚数量（最有效）
    • 电感降低：Leff = Lsingle / NGND
    • 选择BGA封装而非QFP（BGA有更多GND球）
    • 电源/地引脚比例：推荐1:1（每个VDD对应一个GND）
    • 高速芯片：GND引脚占比≥30%
  • 2. 减小封装寄生电感
    • 选择低电感封装：Flip-Chip (0.1nH) < BGA (0.5-2nH) < QFP (2-5nH)
    • 使用短引脚封装（如LGA无引脚封装）
    • BGA布局：将电源/地球放在芯片中心（路径最短）
  • 3. 优化PCB过孔设计
    • 每个电源引脚使用≥2个过孔并联
    • 过孔直径≥0.3mm（成品孔），减小电感
    • 过孔与引脚距离<2mm
    • 高速设计：使用盲孔/埋孔，消除Stub电感
  • 4. 电源平面设计
    • 使用完整、连续的地平面（避免分割）
    • 电源平面与地平面尽量靠近（减小环路电感）
    • 推荐层叠：L1(信号) - L2(GND) - L3(PWR) - L4(信号)
    • 薄介质板：减小平面间距（0.1mm优于0.2mm）
  • 5. 去耦电容优化
    • 每个电源引脚紧靠放置去耦电容（<3mm）
    • 多容值并联：100μF + 10μF + 1μF + 100nF + 10nF
    • 使用低ESL封装（0402优于0805）
    • 去耦电容直接连接地平面（通过过孔）
  • 6. 控制同时开关I/O数量
    • FPGA/ASIC设计：分组控制I/O翻转（错峰）
    • 使用slew rate控制（慢速翻转降低di/dt）
    • 高速接口：使用差分信号（电流抵消，减小地弹）
    • 避免所有I/O连接同一GND引脚
  • 7. 测试与验证
    • 示波器测量：探头接地环路<1cm，测地弹波形
    • 频谱分析：识别地弹谐振频率
    • 仿真工具：使用IBIS模型仿真SSN（Cadence/HyperLynx）
    • 标准：JEDEC JESD8（SSN测试方法）
  • 8. 特殊应用场景
    • DDR内存：VREF单独供电，隔离地弹噪声
    • 高速SerDes：独立AVDD/AVSS，模拟地与数字地分离
    • ADC/DAC：星形接地，单点接地避免地弹耦合
    • RF电路：使用接地保护环，隔离数字地弹

🔧 地弹问题整改案例

❌ 问题1：FPGA输出信号眼图闭合

现象：32位总线同时输出时，眼图闭合，逻辑误码
测量：地弹电压达到800mV（VDD=3.3V，超过24%）

整改方案：
• 增加FPGA Bank GND引脚数量（从8个增至16个）
• 每个GND引脚使用3个过孔并联（0.3mm直径）
• 增加去耦电容：每4个I/O增加1个100nF电容
• 修改FPGA配置：启用Slew Rate控制（Fast→Slow）
• 效果：地弹降至250mV（7.6%），眼图恢复正常

❌ 问题2：DDR4内存读写错误

现象：高负载下内存偶发ECC错误，VREF电压波动
测量：数据总线翻转时，VREF抖动±50mV

整改方案：
• VREF电源独立供电（从共用VDDQ改为独立LDO）
• VREF去耦电容增至10μF（原1μF）
• DQ/DQS走线下方保持完整GND平面（消除分割）
• 增加DDR芯片GND球数量：从24个增至40个
• 效果：VREF抖动降至±5mV，ECC错误消失

❌ 问题3：RE测试超标，频点与时钟相关

现象：RE超标频点为100MHz、200MHz、300MHz（系统时钟100MHz）
分析：时钟翻转引起地弹，地平面成为天线辐射

整改方案：
• 时钟驱动器增加去耦电容：100nF + 10nF（紧贴引脚）
• 地平面连续性检查：修复3处地平面分割
• 时钟扇出走线采用等长设计，减小同步翻转电流
• 增加铁氧体磁环：在时钟电缆上套2圈
• 效果：RE降低15dB，通过测试

📚 常用EMC器件参数速查表

快速参考
⚡ TVS二极管常用型号参数表
型号 厂商 VRWM VBR @ 1mA VC @ IPP IPP (8/20μs) Cj @ 0V 应用场景
SMBJ5.0A Littelfuse 5.0V 6.4V 10.3V @ 47.6A 47.6A 2500pF 5V电源保护（通用）
SMBJ6.5CA Littelfuse 6.5V 7.22V 10.3V @ 36.9A 36.9A 1600pF 5V电源（双向）
5KP6.5CA Littelfuse 6.5V 7.22V 10.5V @ 449A 449A 3500pF 5V大电流保护
TPD2E001 TI 6.5V 7.0V 11V @ 16A 16A 3.5pF USB 2.0 (480Mbps)
TPD4E05U06 TI 5.0V 6.0V 9.5V @ 7A 7A 0.35pF USB 3.0/3.1 (5-10Gbps)
ESD9B3.3ST5G ON Semi 3.3V 4.2V 8.5V @ 10A 10A 0.35pF USB 3.0, MIPI
TPD13S523 TI 5.0V 6.0V 12V @ 2A 2A 0.2pF HDMI 2.0/2.1 (48Gbps)
SM3G Littelfuse 3.3V 4.0V 11V @ 12A 12A 5pF Gigabit Ethernet
TPD4E1B06 TI 6.0V 7.0V 12V @ 7A 7A 0.3pF PCIe Gen3 (8Gbps)
PESD5V0S1BA Nexperia 5.0V 6.0V 9.2V @ 1A 1A 50pF I2C, SPI, UART
🌩️ 压敏电阻 (MOV) 常用型号参数表
型号 厂商 电压 V1mA 最大连续电压 钳位电压 @ 100A 最大峰值电流 (8/20μs) 能量吸收 应用场景
14D471K Littelfuse 470V 300VAC / 385VDC 775V 6500A 135J 220VAC电源输入（第一级）
20D471K Littelfuse 470V 300VAC / 385VDC 775V 10000A 340J 220VAC电源（第二级）
10D561K Littelfuse 560V 360VAC / 460VDC 920V 4500A 60J 220VAC高压余量
14D391K Littelfuse 390V 250VAC / 320VDC 645V 6500A 100J 110VAC电源输入
14D241K Littelfuse 240V 150VAC / 195VDC 395V 6500A 65J 48VDC电源（PoE）
07D241K Littelfuse 240V 150VAC / 195VDC 395V 2500A 18J 48VDC信号线
🧲 磁珠常用型号参数表
型号 厂商 封装 阻抗 @ 100MHz DCR (mΩ) 额定电流 (A) 饱和电流 (A) 应用场景
BLM18PG221SN1 Murata 0603 220Ω 150 1.0 2.0 电源线滤波（中阻抗）
BLM18PG601SN1 Murata 0603 600Ω 300 0.5 1.5 信号线滤波（高阻抗）
BLM21PG221SN1 Murata 0805 220Ω 70 3.0 6.0 电源线大电流
BLM31PG121SH01 Murata 1206 120Ω 20 6.0 12.0 电源主线路（超大电流）
MPZ1608S221A TDK 0603 220Ω 150 1.0 2.5 USB电源线
MPZ2012S601A TDK 0805 600Ω 200 1.5 3.0 以太网电源线
742792093 Würth 0603 600Ω 300 0.5 1.2 HDMI信号线
742792040 Würth 0805 1000Ω 350 1.0 2.5 高频EMI抑制
🔌 共模电感常用型号参数表
型号 厂商 电感值 额定电流 DCR (mΩ) 截止频率 应用场景
ACM2012-900-2P TDK 90μH 2.5A 40 ~500kHz DC-DC电源输出
ACM4520-102-2P TDK 1mH 4.5A 25 ~200kHz AC电源输入（大电流）
ACM7060-701-2P TDK 700μH 8.0A 15 ~300kHz AC电源（超大电流）
744 232 090 Würth 900μH 3.0A 35 ~250kHz 以太网PoE电源
744 235 201 Würth 2mH 1.5A 100 ~150kHz AC电源输入（小功率）

⚡ EMC设计快速参考卡片

速查速用
✅ PCB设计EMC快速检查清单（30项）

🔌 电源设计（10项）

  • 电源输入端是否有EMI滤波器（L/C/MOV）？
  • 每个IC电源引脚是否有去耦电容（100nF+10nF）？
  • 去耦电容距离IC引脚是否<5mm？
  • 去耦电容是否有过孔直接接地（≥2个）？
  • 电源平面是否完整（无大面积分割）？
  • 电源平面与地平面间距是否尽量小（<0.2mm）？
  • 开关电源是否远离敏感信号区域？
  • DC-DC输出端是否有磁珠+电容滤波？
  • 多个电源域是否有磁珠或电感隔离？
  • 大容量电解电容是否并联小容量MLCC？

📡 信号完整性（10项）

  • 高速信号是否有完整参考平面（GND/PWR）？
  • 高速信号走线是否尽量短（<5cm）？
  • 差分信号对是否等长（±5mil）？
  • 时钟信号是否走内层或有地包围？
  • 信号换层是否有回流过孔（<500mil）？
  • 平行走线间距是否≥3倍线宽？
  • 信号是否避免跨越地平面分割？
  • 阻抗匹配是否正确（±10%）？
  • 终端电阻是否靠近接收端？
  • 未使用的高速信号引脚是否接地或悬空？

🛡️ 屏蔽与接地（10项）

  • 是否有完整的接地平面（≥80%覆盖率）？
  • 地平面是否连续（无孤岛、窄颈）？
  • 接地过孔是否足够（每10mm²≥1个）？
  • 敏感电路是否有屏蔽罩或地包围？
  • 屏蔽罩接地弹片间距是否<λ/20？
  • 外壳接地点是否有螺丝直连PCB地？
  • 接口连接器屏蔽层是否360°接地？
  • 模拟地与数字地是否单点连接？
  • 电缆出口是否有共模电感或磁环？
  • PCB是否有安装孔接地过孔（螺丝孔周围）？
🔍 EMC测试超标快速诊断表
超标项目 超标特征 可能原因（优先级排序） 快速整改措施（按优先级）
RE超标（宽频） 多个频点超标，无明显峰值 1. 地平面不完整
2. 电缆辐射
3. 外壳缝隙过大 		1. 检查并修复地平面分割（最有效）
2. 电缆加磁环（1-2圈）
3. 增加导电布或铜箔密封缝隙
4. 增加PCB接地点到外壳的连接
RE超标（窄带峰值） 特定频点超标（如100M/200M/300M） 1. 时钟信号谐波
2. 晶振辐射
3. 高速信号反射 		1. 时钟走线下方铺地，两侧加地过孔（最有效）
2. 晶振下方挖空，四周地包围
3. 降低时钟信号驱动强度（降低slew rate）
4. 时钟信号串联22-33Ω电阻（抑制谐波）
CE超标（低频150k-1M） 低频段超标明显 1. X电容容值不足
2. 共模电感饱和
3. 差模滤波不足 		1. 增大X电容（0.22μF → 0.47μF）（最快）
2. 更换更大电流的共模电感
3. 增加差模电感（100μH-1mH）
4. 检查滤波器输入输出走线是否平行（改为垂直）
CE超标（高频5M-30M） 高频段超标 1. Y电容容值不足
2. 共模电感高频失效
3. 开关电源纹波大 		1. 增大Y电容（1nF → 2.2nF）（注意漏电流）
2. 并联小容量Y电容（100pF-1nF）提升高频性能
3. DC-DC输出增加π型滤波（L+C+C）
4. 开关电源加屏蔽罩
ESD超标（接触±4kV） 接触放电失败，空气放电通过 1. 接口无TVS保护
2. TVS选型不当
3. TVS距离接口过远 		1. 增加TVS二极管，紧贴接口（必须）
2. 检查TVS钳位电压是否 3. TVS接地过孔≥2个（直径≥0.3mm）
4. 信号线与地线之间并联10-100pF电容
ESD超标（接触±8kV） ±6kV通过，±8kV失败 1. 外壳缝隙过大
2. ESD直接打入内部
3. 接地系统不完善 		1. 减小外壳缝隙（0.5mm）
2. 增加导电泡棉密封
3. PCB增加接地螺丝（每10cm²≥1个）
4. 敏感信号远离接口（>1cm）
Surge超标 ±2kV通过，±4kV失败或损坏 1. MOV/TVS钳位电压过高
2. 能量吸收不足
3. 多级防护缺失 		1. 增加第一级MOV（能量≥100J）（关键）
2. 增加第二级GDT或大功率TVS（5KP系列）
3. 增加第三级小信号TVS（SMBJ系列）
4. 级间距离≥10cm，或增加RC隔离
EFT超标 ±2kV通过，±4kV死机或复位 1. 电源滤波不足
2. 信号线无防护
3. 共模干扰严重 		1. 电源线增加共模电感（1-10mH）
2. 信号线增加磁珠+电容（π型）
3. IC电源引脚增加去耦电容（100nF+10nF）
4. 电缆加磁环（套2-3圈）
RS超标（射频场） 10V/m失败，3V/m通过 1. 电缆天线效应
2. 外壳屏蔽不足
3. 信号线无滤波 		1. 电缆全部加磁环（最有效）
2. 增加金属外壳或导电涂层
3. 信号线增加π型滤波（C+磁珠+C）
4. PCB接地改善，增加接地点
🧰 EMC应急整改工具箱（现场快速修复）

🔧 必备器件清单（测试现场携带）

⚡ ESD/Surge防护
  • TVS二极管：SMBJ5.0A, SMBJ6.5CA, 5KP6.5CA
  • 低电容TVS：TPD2E001, TPD4E05U06
  • MOV压敏：14D471K, 20D471K
  • 瓷片电容：10pF, 100pF, 1nF, 10nF (高压)
🔌 滤波器件
  • 磁珠：220Ω, 600Ω, 1000Ω (0603/0805)
  • MLCC电容：10nF, 100nF, 1μF, 10μF (0603/0805)
  • X电容：0.1μF, 0.22μF, 0.47μF (X2安规)
  • Y电容：1nF, 2.2nF, 4.7nF (Y2安规)
  • 共模电感：1mH, 2mH (2-5A)
🛡️ 屏蔽材料
  • 铜箔胶带：25mm、50mm宽（接地用）
  • 导电布：铝箔布、镍铜布
  • 导电泡棉：5mm厚（密封缝隙）
  • 磁环：内径5-20mm（电缆套用）
  • 导电胶：银胶、石墨胶（固定接地）
🔨 工具耗材
  • 电烙铁 + 焊锡（现场焊接）
  • 万用表（测量电阻、通断）
  • 近场探头 + 频谱仪（定位辐射源）
  • 热熔胶枪（快速固定）
  • 螺丝刀、镊子、剥线钳
⚡ 现场整改黄金5步法
  1. 第1步：定位问题源 - 使用近场探头+频谱仪，找到辐射最强的位置（时钟、开关电源、电缆）
  2. 第2步：优先接地 - 增加接地点（铜箔胶带），修复地平面分割（飞线连接），螺丝固定接地
  3. 第3步：增加滤波 - 电源线加磁珠+电容，电缆加磁环，接口加TVS
  4. 第4步：屏蔽隔离 - 时钟/晶振加屏蔽罩，敏感区域铜箔包围，缝隙加导电泡棉
  5. 第5步：重新测试 - 单项验证，记录改善效果（拍照、记录器件位置），确认通过后固化方案

📚 EMC资源下载中心

持续更新
📖 技术文档与标准

🌐 国际标准文档

  • IEC 61000-4-2：ESD静电放电抗扰度测试标准
  • IEC 61000-4-3：射频电磁场辐射抗扰度测试
  • IEC 61000-4-4：电快速瞬变脉冲群抗扰度测试
  • IEC 61000-4-5：浪涌（冲击）抗扰度测试
  • EN 55032 / CISPR 32：多媒体设备电磁兼容标准
  • FCC Part 15：美国FCC射频设备标准
  • CISPR 25：车载电子设备EMC标准

📐 设计参考资料

  • IEEE Std 1597：PCB与电源分配网络设计规范
  • IPC-2221：PCB设计通用标准
  • IPC-2141：受控阻抗电路板设计与制造
  • JEDEC JESD8：接口标准与同步开关噪声测试
🔧 仿真工具与软件

🖥️ EMC仿真软件

  • Ansys HFSS：3D电磁场仿真，屏蔽效能、天线辐射分析
  • CST Studio Suite：电磁场仿真，时域/频域分析
  • Keysight ADS：高速电路仿真，滤波器设计
  • Cadence Sigrity：SI/PI/EMI联合仿真
  • Mentor HyperLynx：PCB级EMC预兼容测试仿真

🧮 在线计算工具

  • 本平台计算器：CE滤波器、去耦电容、磁珠选型、地弹计算
  • PCB走线阻抗计算器：微带线、带状线阻抗计算
  • RF工具箱：dBm转换、VSWR计算、匹配网络设计
📦 器件数据手册

🏭 主流厂商资源

  • Littelfuse：TVS二极管、MOV压敏电阻、GDT数据手册
  • TI (Texas Instruments)：低电容TVS、ESD保护器件
  • ON Semiconductor：ESD保护阵列、TVS管
  • Nexperia：超低电容TVS、齐纳二极管
  • Murata：磁珠、MLCC电容、共模电感
  • TDK：铁氧体磁珠、共模滤波器、压敏电阻
  • Würth Elektronik：磁珠、共模电感、EMI滤波器
  • Bourns：MOV压敏电阻、GDT、电感
🎓 学习资源与社区

📚 推荐书籍

  • 《电磁兼容设计》 - Henry W. Ott 著
  • 《高速数字设计》 - Howard Johnson 著
  • 《PCB设计与EMC》 - 郑军奇 著
  • 《信号完整性与电源完整性分析》 - Eric Bogatin 著

🌐 在线社区与论坛

  • EDN China：电子工程专辑，EMC设计文章
  • 21IC电子网：EMC技术论坛
  • 与非网：硬件设计社区
  • Stack Exchange (Electrical Engineering)：国际电子工程问答社区
⚠️ 使用说明

📌 重要提示：
• 本平台提供的所有计算工具和技术资料仅供学习和参考使用
• 标准文档请访问官方网站获取最新版本（IEC、IEEE、ISO等）
• 器件选型请以厂商官方数据手册为准
• 仿真软件请通过正规渠道获取授权版本
• 实际项目设计需结合具体应用场景和测试验证
• 建议咨询专业EMC工程师进行最终设计确认

← 返回工具箱